## (19) 世界知的所有権機関 国際事務局



## 

(43) 国際公開日 2005 年1 月13 日 (13.01.2005)

**PCT** 

## (10) 国際公開番号 WO 2005/004568 A1

(51) 国際特許分類7:

H05K 3/46

(21) 国際出願番号:

PCT/JP2004/009150

(22) 国際出願日:

2004年6月29日(29.06.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-270043 2003 年7 月1 日 (01.07.2003) JP


- (71) 出願人(米国を除く全ての指定国について): 東京エレクトロン株式会社 (TOKYO ELECTRON LIMITED) [JP/JP]; 〒1078481 東京都港区赤坂五丁目3番6号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 萩原 順一 (HAG-IHARA, Junichi) [JP/JP]; 〒4078511 山梨県韮崎市藤井町北下条2381番地の1東京エレクトロンAT株式会社内 Yamanashi (JP).

- (74) 代理人: 吉武 賢次 , 外(YOSHITAKE, Kenji et al.); 〒 1000005 東京都千代田区丸の内三丁目 2番 3 号 富士 ビル 3 2 3 号 協和特許法律事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

/続葉有/

(54) Title: WIRING BOARD MEMBER FOR FORMING MULTILAYER PRINTED CIRCUIT BOARD, METHOD FOR PRODUCING SAME, AND MULTILAYER PRINTED CIRCUIT BOARD

(54) 発明の名称: 多層配線基板を形成するための配線基板部材、その製造方法および多層配線基板



(57) Abstract: A wiring board member for forming a multilayer printed circuit board is disclosed which comprises an insulating layer (11) having a hole portion (11a) and a metal layer (12) which is joined to the insulating layer as a conductive layer. The metal layer (12) comprises a via portion (12b) for filling the hole portion of the insulating layer, a bump portion (12a) which is integrally connected with the via portion, and a wiring portion (12c). The bump portion is formed on one side of the insulating layer, and generally has a shape of truncated quadrangular pyramid whose base is integrally connected with the via portion. The wiring portion is formed on the other side of the insulating layer, and has a certain pattern.



## 添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。